(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-124175

(43)公開日 平成6年(1994)5月6日

(51) Int.Cl.5

幾別配号

庁内整理番号

FΙ

技術表示箇所

G06F 3/08

H 7165-5B

審査請求 未請求 請求項の数6(全 8 頁)

(21)出願番号

特願平5-52815

(22)出願日

平成5年(1993)3月15日

(31) 優先権主張番号 特願平4-230556

(32)優先日

平4 (1992) 8 月28日

(33)優先権主張国

日本(JP)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 福本 克巳

大阪府大阪市阿倍野区县池町22番22号

ャープ株式会社内


(74)代理人 弁理士 梅田 勝

(54) 【発明の名称】 半導体ディスク装置

(57)【要約】

【構成】 フラッシュメモリ1を、書き込みと消去がそ れぞれ独立して実行できるように2群に分割すると共 に、2つのパッファメモリ4、5を設けた。

【効果】 外部からパッファメモリへのデータ転送と、 パッファメモリからフラッシュメモリへのデータ転送 と、フラッシュメモリの消去とを同時に実行することが できるので、ハードディスク装置と同等又はそれ以上の 書き込み速度を得ることができるようになる。



ረ

【特許請求の範囲】

【請求項1】 書き込みと消去をそれぞれ独立して実行 できる2群以上のフラッシュメモリと、

該2群以上のフラッシュメモリの最小消去単位以上の容 量を有するプロックを有するパッファメモリと、

該パッファメモリの上記プロックのデータを読みだし、 上記2群以上のフラッシュメモリの1つの群のいずれか のプロックに上配データを書き込む動作と、上配2群以 上のフラッシュメモリの他の群のいずれかのプロックの データを消去する動作とを同時に実行させる制御部とを 10 に関する。 備えてなることを特徴とする半導体ディスク装置。

【請求項2】 書き込みと消去をそれぞれ独立して実行 できる2群以上のフラッシュメモリと、

該2群以上のフラッシュメモリの最小消去単位以上の容 量を有するプロックを2つ以上有するパッファメモリ

インターフェイスを介して入力されるデータを上記パッ ファメモリの1つのブロックに書き込む動作と、上記パ ッファメモリの他のプロックのデータを読みだし、上記 2 群以上のフラッシュメモリの1つの群のいずれかのブ 20 ロックに該データを書き込む動作と、上記2群以上のフ ラッシュメモリの他の群のいずれかのブロックのデータ を消去する動作とを同時に実行させる制御部とを備えて なることを特徴とする半導体ディスク装置。

【請求項3】 上記パッファメモリがフラッシュメモリ からなることを特徴とする、請求項1または2に記載の 半導体ディスク装置。

【請求項4】 上記パッファメモリの各プロックが、上 記最小消去単位未満の容量を有する複数のメモリICの 集合体であることを特徴とする、請求項1、2または3 30 に記載の半導体ディスク装置。

【請求項5】 上記制御部が、上記2群以上のフラッシ ュメモリの各プロックが消去状態であるかデータ書き込 み状態であるかを記憶する記憶手段と、該記憶手段の内 容に基づき、消去状態にあるブロックに対しては消去動 作を禁止させる手段とを備えてなることを特徴とする、 請求項1,2,3または4に記載の半導体ディスク装* *世.

【請求項6】 上記フラッシュメモリの全部または一部 がメモリカードの形態であることを特徴とする、請求項 1, 2, 3, 4または5に配載の半導体ディスク装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体ディスク装置に 関し、特に不揮発性の半導体配憶装置を用いてハードデ ィスク装置と同等の機能を実現した半導体ディスク装置

[0002]

【従来の技術】近年、ハードディスク装置に代わるコン ピュータの外部記憶装置として半導体ディスク装置が種 々実用化されている。この半導体ディスク装置は、記憶 媒体として不揮発性の半導体記憶装置を用いたものであ り、磁気ディスクや磁気ヘッドの駆動機構を有するハー ドディスク装置に比べて、機械構成がないため極めて高 い耐衝撃性と耐振動性を備えている。従って、特に振動 や衝撃が同題となる自動車等で利用されるアプリケーシ ョンに有用であり、コストが下がれば携帯用のコンピュ ータ装置の外部配憶装置としても有望視されている。 ま た、この半導体ディスク装置に用いる不揮発性の半導体 記憶装置としては、電池パックアップが必要となるDR AM (dynamic random access memory) やSRAM (static RAM) 等 よりも、データの消去や書き込み、読みだし時以外は電 顔を必要としないNOR型のフラッシュメモリやNAN D型のフラッシュメモリが多く用いられている。

[0003]

【発明が解決しようとする課題】しかしながら、上述の 従来技術においては、フラッシュメモリは、オーバーラ イトができないため、書き込みを行う場合には、まずブ ロック単位またはチップ単位で消去動作を行う必要があ り、このために表1に示すように、ハードディスク装置 に比べ書き込み速度が遅くなるという問題があった。

[0004]

【表1】

速度	フランシュ メモリ		
	NAND型	NOR型	ハードディスク
読み出し (717ル時間)	100 ns	100 ns	0.5~ 1,45/1941
発射を破功 への名社とみ	0.3 us //4h	10 μ5/11/1	0.5~ 145/MA
消去給む 事な込み	3 jus / 1911	\$981 us/131	

【0005】即ち、ハードディスク装置がパイト当たり $0.5 \mu s \sim 1 \mu s$ で書き込みを行うのに対して、フラ ッシュメモリの消去動作を含む書き込み速度は、NAN D型でも3μs 程度となり、NOR型では約81μs 50

に達する。また、このフラッシュメモリは、フローティ ングゲートの酸化膜の劣化により、いき換え回数が1万 回~10万回程度に制限されるという欠点もある。

【0006】本発明は、上記課題を解決するためになさ

れたものであり、その目的とするところは、パッファメモリを活用してフラッシュメモリの消去動作と書き込み動作を同時に実行することにより、ハードディスク装置に劣らない書き込み速度を有する半導体ディスク装置を提供することにある。

[0007]

【課題を解決するための手段】本発明の半導体ディスク 装置は、書き込みと消去をそれぞれ独立して実行できる 2 群以上のフラッシュメモリと、該 2 群以上のフラッシュメモリの最小消去単位以上の容量を有するプロックを 10 有するバッファメモリと、該バッファメモリの上記プロックのデータを読みだし、上記 2 群以上のフラッシュメモリの1つの群のいずれかのブロックに上記データを書き込む動作と、上記 2 群以上のフラッシュメモリの他の群のいずれかのプロックのデータを消去する動作とを同時に実行させる制御部とを備えており、そのことにより上記目的が達成される。

【0008】また、本発明の半導体ディスク装置は、書き込みと消去をそれぞれ独立して実行できる2群以上のフラッシュメモリと、該2群以上のフラッシュメモリの 20 最小消去単位以上の容量を有するプロックを2つ以上有するパッファメモリと、インターフェイスを介して入力されるデータを上記パッファメモリの1つのプロックに書き込む動作と、上記パッファメモリの他のプロックのデータを読みだし、上記2群以上のフラッシュメモリの1つの群のいずれかのプロックに該データを書き込む動作と、上記2群以上のフラッシュメモリの他の群のいずれかのプロックのデータを消去する動作とを同時に実行させる制御部とを備えており、そのことにより上記目的が達成される。 30

【0009】さらに、本発明の半導体ディスク装置は、 上記半導体ディスク装置に於いて、上記制御部が、上記 2 群以上のフラッシュメモリの各プロックが消去状態で あるかデータ書き込み状態であるかを記憶する記憶手段 と、該記憶手段の内容に基づき、消去状態にあるプロッ クに対しては消去動作を禁止させる手段とを備えてお り、そのことにより上記目的を達成される。

[0010]

【作用】パッファメモリが第1と第2の2つのプロックを有すると共に、フラッシュメモリも第1と第2の2群 40 に分割された半導体デイスク装置に複数プロック分のデータを書き込む場合について説明する。

【0011】まず、制御部がインターフェイスを介して最初の1プロック分のデータを入力しパッファメモリの第1プロックに書き込むと同時に、このデータを書き込む予定の例えば第1の群のフラッシュメモリの該当プロックを消去する。次に、制御部がインターフェイスを介して次の1プロック分のデータを入力してパッファメモリの第2プロックに書き込むと同時に、このデータを書き込む予定の第2群のフラッシュメモリの該当プロック50

を消去し、かつパッファメモリの第1プロックからデータを読みだし先に消去した第1群のフラッシュメモリの当該プロックに書き込む動作も同時に行う。さらに、制御部がインターフェイスを介してその次の1プロックのデータを入力しパッファメモリの第1プロックに書き込む予定の第1プロックを書き込む予定の第1プロックを書き込むでは、このデータを書き込みだした。かつパッファメモリの第2プロックを誇っている。そして、以略順次1プロック、最後に、パッファメモリのいずれかのプロックからデータを決みでに消去したいずれかのプロックがらデータを決みでによりでは、最後に、パッファメモリのいずれかのプロックからデータを決みでは、カースを表したいずれかの群のフラッシュメモリのといずれかの群のフラッシュメモリのといずれかの群のフラッシュメモリのといずれかの群のフラッシュメータの書き込みを完了する。

【0012】この結果、本発明の半導体ディスク装置によれば、書き込み速度が外部からバッファメモリへの1プロック分のデータ転送時間と、バッファメモリからフラッシュメモリへの1プロック分のデータ転送時間と、フラッシュメモリの1プロック分の消去時間とのうちのいずれか最も長い時間のみによって規定されることにより、連続的に高速で書き込みを行う事ができるようになる。

【0013】なお、上記書き込み動作では、同じ群のフ ラッシュメモリが連続して選択されず、常に異なるフラ ッシュメモリが順に選択されることが前提となってい た。これは、例えば主記憶装置におけるインターリープ 方式のように、連続するセクタ番号を各群のフラッシュ メモリに交互に割り当てておき、常にシーケンシャルな 30 アクセスを行うようにすれば実現できる。しかしなが ら、ランダムアクセスを行う場合には、同じ群のフラッ シュメモリが連続して選択される場合があり、この場合 にはフラッシュメモリのプロックの消去と書き込みを同 時に実現することができないので、書き込み速度が少し 低下する。ただし、フラッシュメモリを3群以上に分割 すれば、このように同じ群が連続して選択される可能性 は比較的少なくなる。また、フラッシュメモリの空きブ ロックを半導体ディスク装置自身で管理し、実際に書き 込むフラッシュメモリのプロックを自動的に決定するこ とができるようにしたシステムを備えている場合には、 順次前回とは異なる群のフラッシュメモリから書き込み 可能なブロックを選択することにより、同じ群のフラッ シュメモリが連続して選択されるというおそれをなくす こともできる。

【0014】また、パッファメモリからフラッシュメモ、リへのデータの転送をすぐに実行しないようにすることもできる。即ち、例えばパッファメモリを多数のブロックで構成し、このブロックの空きがなくなるまでは、外部から入力したデータをパッファメモリにのみ書き込むようにし、最後のブロックへの書き込みが行われるとき

に始めて既に書き込まれたいずれかのプロックのデータ を同時にフラッシュメモリに転送して新たな空きブロッ クを作るようにする。このようにすれば、例えば同じセ クタのデータが繰り返し書き換えられたような場合に、 パッファメモリのプロックに余裕がある限り、このパッ ファメモリの内容のみが更新されることになるので、実 際のフラッシュメモリの書き換え回数を減少させること ができる。 半導体ディスク装置の最小書き込み単位が フラッシュメモリの最小消去単位より小さい場合には、 夕を全て読み出した後に消去を行い、この読み出したデ ータの一部を書き込みデータに置き換えてから再びフラ ッシュメモリの元のプロックに書き戻す必要がある。そ して、上記パッファメモリは、この場合の読み出しデー 夕の一時記憶用に用いる事もできる。

[0015]

【実施例】以下に、本発明の実施例似ついて説明する。 【0016】図1から図6は本発明の一実施例を示すも のであって、図1は半導体ディスク装置の構成を示すプ ロック図、図2から図6は半導体ディスク装置の書き込 20 み動作を示す説明図である。

【0017】本実施例は、512Kビット×8ビットの NAND型のフラッシュメモリ1を20個使用して記憶 容量を10Mパイトとした半導体ディスク装置について 説明する。

【0018】ここで使用するフラッシュメモリ1は、長*

*小消去単位である消去プロックが32Kパイトであり、 消去時間が10mg、書き込み速度が約0.3μm/パ イトである。これら20個のフラッシュメモリ1は、1 0個ずつの2群に分割され、コントローラ2によって各 群ごとに独立に読み出し、消去、書き込み(プログラ ム)動作を行うことができるようになっている。

【0019】上記コントローラ2は、インターフェイス 3から送られて来たデータをフラッシュメモリ1に書き 込むと共に、このフラッシュメモリ1から読み出したデ 通常は一旦フラッシュメモリの書き込みプロックのデー 10 一夕をインターフェイス3に送り出すフラッシュメモリ 用のコントローラ回路である。インターフェイス3は、 ハードディスク装置用の規格によりホスト側のインター フェイスと接続するための周辺機器インターフェイス回 路である。このインターフェイス3には、2つのパッフ アメモリ4、5がそれぞれ独立に接続されている。パッ ファメモリ4,5は、それぞれ32Kパイトの容量を有 するDRAM、SRAM又はNVRAM等の高速動作可 能な揮発性または不揮発性の半導体記憶装置が用いられ る。或は、フラッシュメモリを用いる構成としてもよ い。これらのパッファメモリ4、5の容量は、第1の式 によって定められる値となる場合にフラッシュメモリの 消去時間と書き込み時間とが一致し、待ち時間のない効 率のよい書き込み動作を行うことができるようになる。

[0020]

【数1】

消去時間

バックタメモリの容量= 既消去領域へのバリ当たりの書記入時間

【0021】従って、フラッシュメモリ1は、消去時間 が10msであり、既消去領域へのパイト当たりの書き 込み時間が約0.3μmであることから、パッファメモ リ4、5の容量をそれぞれ上記のように32Kパイトに 設定している。

【0022】この半導体ディスク装置は、マイクロプロ セッサ6を備え、上記コントローラ2及びインターフェ イス3を介してフラッシュメモリ1の読み出し、消去、 書き込み動作を制御するようになっている。 また、マイ クロプロセッサ6は、インターフェイス3に入力された ハードディスク装置用のコマンドをフラッシュメモリ用 のコマンドに変換してコントローラ2に送る役割も果 す.

【0023】上記構成の半導体ディスク装置の書き込み 動作について説明する。ここでは、図2に示すように、 メインメモリ7に格納された32Kパイトずつ4プロッ クのデータA~Dをフラッシュメモリ1に書き込む場合 を示す。

【0024】まず、上記図2に示すように、メインメモ リ7からデータAを入力し、第1のパッファメモリ4に 50 書き込む。また、これと同時に、フラッシュメモリ1に おけるデータAを書き込む予定のプロック1 a を消去す る。この場合、パッファメモリ4への書き込み速度は 0. 3μs/パイトであり、32Kパイト分で10ms を要し、フラッシュメモリ1の消去時間もこれと同じ1 0msを要する。

【0025】次に、図3に示すように、メインメモリ7 からデータBを入力し第2のパッファメモリ5に書き込 む。また、これと同時に、フラッシュメモリ1における データBを書き込む予定のブロック1bを消去する。そ して、これと同時に、第1のパッファメモリ4のデータ Aを図2で消去したフラッシュメモリ1のプロック1a に書き込む。ここで、フラッシュメモリ1のプロック1 aとプロック1bは異なる群に属するようにしているた め、コントローラ2によって消去とデータAの転送を同 時に実行することが可能となる。この場合のパッファメ モリ5への書き込み時間とフラッシュメモリ1のプロッ ク1bの消去時間とプロック1aへの書き込み時間も、 10msを要する。

【0026】さらに、図4に示すように、メインメモリ

7からデータCを入力し、第1のパッファメモリ4に書き込む。この際、先のデータAは、既にフラッシュメモリ1に書き込んであるのでオーパーライトされる。また、これと同時に、フラッシュメモリ1におけるデータCを書き込む予定のプロック1cを消去する。そして、これと同時に、第2のパッファメモリ5のデータBを図3で消去したフラッシュメモリ1のプロック1bに書き込む。ここで、フラッシュメモリ1のプロック1bに書き込む。ここで、フラッシュメモリ1のプロック1bに書き込む。ここで、フラッシュメモリ4のプロック1bとプロック1cも異なる群に属するようにしているため、消去とデータBの転送を同時に実行することが可能である。また、この場合のパッファメモリ4への書き込み時間とプロック1cの消去時間とプロック1bへの書き込み時間も、10msを要する。

【0027】そして、データCとデータDについても同様に、図5に示すように、それぞれフラッシュメモリ1のブロック1cと第2のパッファメモリ5に書き込むと共にプロック1dを消去し、最後に、図6に示すように、第2のパッファメモリ5のデータDを図5で消去したフラッシュメモリ1のブロック1dに書き込む。また、これらの場合も、それぞれ10msを要する。

【0029】以上説明したように、本実施例の半導体ディスク装置は、パッファメモリ4,5へのデータ転送とフラッシュメモリ1の消去とこのフラッシュメモリ1へのデータ転送を同時に同じ時間で無駄なく実行することができるので、ハードディスク装置よりも高速の書き込み速度を得ることができるようになる。

【0030】上記実施例に於いては、インターフェイス3を介して入力されるデータをパッファメモリ4,5の一方に書き込む動作と、該パッファメモリ4,5の他方40のデータを読み出し、2群のフラッシュメモリの一方の群のプロックに該データを書き込む動作と、他方の群のプロックのデータを消去する動作とを同時に実行させる構成としているが、パッファメモリ4,5の一方のデータを読み出し、2群のフラッシュメモリの一方の群のプロックに該データを書き込む動作と、他方の群のプロックのデータを消去する動作とのみを同時に実行させる構成としてもよい。この場合、パッファメモリは1個でもよい。

【0031】また、コントローラ2によって制御される 50

フラッシュメモリの一部を上配パッファメモリとする構成も可能である。

【0032】この場合の構成プロック図を図7に示す。 図に於いて、8,9,10が、コントローラ2によって 制御されるフラッシュメモリの一部により構成されるパ ッファメモリである。また、図8から図14は書き込み 動作の説明図である。

【0033】また、パッファメモリ4、5は最小消去単位以上の容量の単体のメモリICから構成することもできるが、最小消去単位未満の小容量のメモリICを複数個まとめてパッファメモリ4、5を構成することも可能である。この場合の利点は、低価格でパッファメモリが構成できることである。

【0034】さらに、既に消去済みのプロックにデータを書き込むときは、消去動作は不要である。従って、フラッシュメモリの各プロックが消去状態にあるか、データ書き込み状態にあるかを記憶する配憶手段を、コントローラ2内或はマイクロプロセッサ6内等に設け、鼓配億手段の内容に従って、既に消去済みのプロックに対しては消去動作を実行させない構成とすることもできる。

【0035】また、フラッシュメモリ (パッファメモリがフラッシュメモリから成る場合は、該パッファメモリを含む) の全部または一部を、一枚又は複数枚のメモリーカードの形盤とし、コントローラ2との間にコネクタを設けて、上記フラッシュメモリを構成するメモリーカードを着脱自在とする構成も可能である。

【0036】また、他の例としては、マイクロプロセッサー6が、パッファメモリ及びフラッシュメモリの群を管理するようにシステムを構成すると、群を構成するフラッシュメモリ1の組み合わせは固定したものではなく、任意に変更することも可能である。すなわち、図2に於いて、メインメモリ7からデータAを第2のパッファメモリ5に書き込むことも可能である。また、図3に於いて、パッファメモリ4のデータを、フラッシュメモリ1のプロック1a、1b、1c、1d以外の任意のプロックに書き込むことも可能である。

【0037】また、図1のパッファメモリ4,5がマイクロプロセッサ6に直接接続される構成(図15)、または、マイクロプロセッサ6に含まれる構成、及び、パッファメモリ4,5からコントローラ2に直接接続される構成(図16)、または、コントローラ2に含まれる構成等も可能である。

【0038】さらに、他の例としては、半導体ディスク 装置を構成するフラッシュメモリ1、コントローラ2、インタフェイス3、パッファメモリ4,5及びマイクロプロセッサ6(または制御回路)の全てまたは一部を集 積化して1チップにすることも可能である。このときの 利点としては、装置全体が小型になり高密度化されることである。

[0039]

【発明の効果】以上の説明から明らかなように、本発明の半導体ディスク装置によれば、パッファメモリからフラッシュメモリへのデータ転送と、フラッシュメモリの消去とを同時に実行することができるので、ハードディスク装置と同等又はそれ以上の書き込み速度を得ることができるようになる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すものであって、半導体 ディスク装置の構成を示すプロック図である。

【図3】本発明の一実施例を示すものであって、半導体ディスク装置の書き込み動作の第2段階を示す説明図である。

【図4】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の第3段階を示す説明図で ある。

【図5】本発明の一実施例を示すものであって、半導体ディスク装置の書き込み動作の第4段階を示す説明図で 20ある。

【図6】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の最後の段階を示す説明図 である。

【図7】本発明の他の実施例を示すものであって、半導 体ディスク装置の構成を示すプロック図である。

【図8】本発明の他の実施例を示すものであって、半導体ディスク装置の書き込み動作の第1段階を示す説明図である。

【図9】本発明の他の実施例を示すものであって、半導 30 体ディスク装置の書き込み動作の第2段階を示す説明図

[図1]

である.

【図10】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第3段階を示す説明 図である。

10

【図11】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第4段階を示す説明・ 図である。

【図12】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第5段階を示す説明 図である。

【図13】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第6段階を示す説明 図である。

【図14】本発明の他の実施例を示すものであって、半 導体ディスク装置の客き込み動作の最終の段階を示す説 明図である。

【図15】本発明の更に他の実施例を示すものであって、パッファメモリがマイクロプロセッサに直接接続されている半導体ディスク装置の構成を示すプロック図である。

【図16】本発明の更に他の実施例を示すものであって、パッファメモリがコントローラに直接接続されている半導体ディスク装置の構成を示すプロック図である。


【符号の説明】


- 1 フラッシュメモリ
- 2 コントローラ
- 3 インターフェイス
- 4, 5 パッファメモリ
- 6 マイクロプロセッサ
- 7 メインメモリ

[図2]

8, 9, 10 パッファメモリ (フラッシュメモリ)


【図3】








FH 008548


[図16]





























- (19) [Country issued] Japan Patent Office (JP)
- (12) [Official bulletin differentiation]

 Disclosure patent official bulletin (A)
- (11) [Disclosure number] Japanese Laid open Patent Publication
 Hei 6-124175
- (43) Published: May 6, 1994
- (54) [Title of the invention]

 Semiconductor disk device
- (51) [5th international patent classification version]
 G06F 3/08 H 7165-5B

[Examination request] non request
[The number of requested claims] 6
Altogether 8pp.

- (21) [Application number] Patent Application Hei 5-52815
- (31) [Priority assertion number] Patent Application
 Hei 4-230556
- (32) [Priority date] August 28, 1992
- (33) [Priority assertion country] Japan (JP)
- (71) [Application person]

[Identification number] 000005049

[Name] Sharp Corp.

[Address or dwelling place]

22nd Osaka Pref. Osaka-shi Abe field headman of a ward pond town number 22

(72) [Inventor]

[Name] Fukumoto Katsumi

[Address or dwelling place]

22nd Osaka Pref. Osaka-shi Abe field headman of a ward pond town number 22 Sharp Corp. facility

(74) [Agent]

[Patent attorney]

[Name] Masaru Umeda

(57) [Summary]

[Construction]

Flash memory 1 is divided into 2 groups and 2 buffer memories 4 and 5 are arranged to simultaneously implement writing and deletion.

[Efficacy]

To be able to obtain a writing speed equal or higher to a hard disk device, because it is possible to transmit data from external to buffer memory, transmit data from buffer memory to flash memory and to delete data simultaneously according to the semiconductor disk device related to the present invention, as it is clear from the explanation

Specification

[Claim 1]

A semiconductor disk device comprising over 2 groups of flash memory that are able to independently write and delete, a buffer memory that has a block which has a capacity which exceeds the minimum deletion unit of the over 2 groups of flash memory, and a control unit that reads out the data of the above block of said buffer memory and writes the above data in any of blocks of 1 group of the flash memory of the above greater than 2 groups of flash memory and that deletes the data of any blocks of other than the above 2 groups of flash memory simultaneously.

[Claim 2]

A semiconductor disk device comprising over 2 groups of flash memory that are able to write and delete each independently, a buffer memory that has a block which has a capacity which exceeds the minimum deletion unit of the greater than 2 groups of flash memory, and a control unit that writes data input through an interface in the above block of buffer memory, that reads out the data of the above block of said buffer memory and writes above data in any blocks of 1 group of the flash memory

of the greater than 2 groups of flash memory and deletes the data of any blocks of other than the above 2 groups of flash memories simultaneously.

[Claim 3]

A semiconductor disk device according to claim 1 or 2, wherein the above buffer memory consists of flash memory.

[Claim 4]

A semiconductor disk device according to claims 1, 2 or 3, wherein each block of the above buffer memory is the aggregate of the plural memory IC that has a capacity of below the above minimum deletion.

[Claim 5]

A semiconductor disk device according to claims 1, 2, 3 or 4, wherein said control unit comprises a memory means that remembers whether each block of the above over 2 groups of flash memory has been deleted or in data writing state and means that causes deletion prohibited for the block which is has been deleted on the basis of the contents of the memory means.

[Claim 6]

A semiconductor disk device according to claims 1, 2, 3, 4 or 5, wherein all or a part of the above flash memory are in the form of a memory card.

[Detailed explanation of Invention]

[0001]

[Industrial application]

The present invention is related to a semiconductor disk device that realizes a function equivalent to a hard disk device by using involatile semiconductor memory storage.

[0002]

[Prior art of technology]

Various semiconductor disk devices have been commercialized in recent years as the external storage of a computer in lieu of a hard disk device. For this semiconductor disk device, the involatile semiconductor memory storage is used as a storage medium. Extremely higher impact resistance and vibration resistance are provided with this semiconductor disk device because there is no mechanical construction, in comparison with a hard disk device having the drive system of a magnetic disk and magnetic head. Accordingly, especially the vibration resistance and impact resistance are useful in application for automobiles etc. where there is a vibration impact. This looks promising even for the external storage of computer devices for carrying it if the cost drops. Also, the NOR style flash memory and NAND style flash memory that does not require a power supply except at the time of data deletion, data writing and reading out is used more than DRAM (dynamic random access memory) and SRAM (the static RAM) the etc. that requires battery backup for involatile semiconductor memory storage which is used for the semiconductor disk device.

[0003]

[Problems overcome by invention]

In the abovementioned conventional technology, there has been the problem that the writing speed becomes slower in comparison with a hard disk device, as shown in Table 1, as it is needed to accomplish deletion with a block unit or chip unit initially

for writing, because overwriting is not applicable to flash memory.

[0004]

[Table 1]

[0005]

In other words, the writing speed including the deletion of flash memory even in the NAND style of about $3\,\mu\,s$, and reaches about $81\,\mu\,s$ in the NOR style, while a hard disk device accomplishes writing with $0.5\,\mu\,s^{\sim}1\,\mu\,s$ per byte. Also, the flash memory has the disadvantage that the amount of rewriting is restricted to about $10,000\sim100,000$ times due to the deterioration of the oxidization membrane of the floating gate. [0006]

The present invention was made to solve the above problem by providing a semiconductor disk device that has a writing speed that is not inferior to a hard disk device, by implementing deletion and writing of flash memory simultaneously.

[0007]

[Problem resolution means]

The semiconductor disk device related to the present invention comprises over 2 groups of flash memories capable of independently writing and deleting, a buffer memory that has a block which has a capacity exceeding the minimum deletion unit of the greater than 2 groups of flash memory, and a control unit that reads out the data of the above block of buffer memory and writes the data in any block of 1 group of the flash memory of the above greater than 2 groups of flash memory and that deletes the data of any blocks of other than the above 2 groups of flash memory simultaneously to achieve the abovementioned purpose.

[0008]

Also, The semiconductor disk device related to the present invention comprises over 2 groups of flash memory that are able to write and delete independently, a buffer memory that has a block which has a capacity greater than the minimum deletion unit of over 2 groups of flash memory, and a control unit that writes data input through an interface in the above block of buffer memory, that reads out the data of the above block of buffer memory and writes above data in any blocks of 1 group of the flash memory of the above greater than 2 groups of flash

memory and that deletes the data of any blocks of other than the above 2 groups of flash memory simultaneously to achieve the abovementioned purpose.

[0009]

Moreover, the semiconductor disk device related to the present invention has, in the abovementioned semiconductor disk device, a control unit comprising memory means that remembers whether each block of the above over 2 groups of flash memories is in the deleted state or in the data writing state and a means that accomplishes deletion prohibited to a block which is in the deletion state on the basis of the contents of the memory means to achieve the above mentioned purpose.

[0010]

[Operation]

An explanation is provided for a case in which even the flash memory writes the data for the plural blocks to a semiconductor disk device that is divided into the 1st and the 2nd 2 groups as well as the buffer memory, in addition to the buffer memory which has the 1st and the 2nd 2 blocks.

At the moment that the control unit initially inputs the data for the first 1 block through an interface, and writes in the 1st block of the buffer memory, for example, it deletes the corresponding block of the flash memory of the 1st group where it is planned to write the data next, deleting the corresponding block of the flash memory of the 2nd group where it plans to write the data, as soon as the control unit inputs the data for the next 1 block through interface and writes in the 2nd block of the buffer memory, and the control unit implements the action that reads out data from the 1st block of the buffer memory and writes in the proper block of the flash memory of the 1st group to be pre-deleted simultaneously.

Furthermore, deleting the corresponding block of the flash memory of the 1st group of the plan where it plans to write the data, as soon as the control unit inputs the data for the next 1 block through an interface and writes in the 1st block of the buffer memory and the control unit implements the action that reads out data from the 2nd block of the buffer memory and writes in the proper block of the flash memory of the 2nd group to be pre-deleted simultaneously. Thereafter the same action is repeated while chronologically inputting the data of each 1

block. In the end, writing of all the data is completed by reading out from blocks of the buffer memory just before writing in the proper blocks of the flash memory of any groups to be deleted.

[0012]

As a result, according to the semiconductor disk device related to the present invention, continuous writing at high speed becomes available, since the writing speed is determined by only the longest time among 1 block of data for the forwarding time from the external to the buffer memory and 1 block of data forwarding time from the buffer memory to the flash memory.

[0013]

Furthermore, the writing action above is premised upon the fact that that flash memory that always differs is chronologically selected, without the flash memory from the same group being continuously selected. For example, this can be realized only if it is to assign the sector number in sequence to the flash memory of each group alternately, like the interleaving method in the main memory unit which always accomplishes sequential access. However, a little of writing speed drops off in the case

of the random access, because the flash memory of the same group may be selected continuously and in this case it is not possible to accomplish the deletion and writing of the block of flash memory simultaneously. The possibility that the same group is continuously selected like this decreases comparatively, if it divides flash memory over 3 groups. Also, if such a system provided to manage vacant block is accomplished by the semiconductor disk device itself, and there is a decision for the the block of the flash memory to actually write automatically, the chance of the flash memory of the same group being continuously selected can be eliminated by selecting a block where writing is possible from the flash memory of the group different from the previous time.

[0014]

Also it is possible not to implement the forwarding of the data from buffer memory to flash memory right away. Namely, for example, buffer memory is constructed by many blocks. Until the vacancy of this block disappears, data externally input is written in the buffer memory. A new vacant block is prepared by transferring the data written already in any block to the flash memory as soon as writing in the last block is implemented, and the actual amount of rewriting flash memory can be decreased,

because it assumed that only the contents of the buffer memory are renewed, as long as there is vacancy in the block of the buffer memory. For example, in the case that the data of the same sector is repetitively rewritten. In the case that the minimum writing unit of the semiconductor disk device is smaller than the minimum deletion unit of flash memory, it is necessary to delete it after reading out all the data of the writing block of flash memory at first and write this part of the data that is read out and to rewrite it in the original block of flash memory once again, after a part of the read out data is replaced to the written in data. In this case, the above buffer memory can be used as temporary memory for the readout data for a time.

[0015]

An explanation of an example related to the present invention is provided next.

[0016]

Figure 1 to Figure 6 show an example of the present invention. Figure 1 is a block diagram that shows the construction of the semiconductor disk device. Figure 2 to Figure 6 are diagrams showing the writing action with a semiconductor disk device.

[0017]

In this example, an explanation is made of a semiconductor disk device where 20 pieces of NAND style flash memory 1 of the 512K bitx8 bits are used and the memory capacity is 10M byte.

[0018]

With flash memory 1 to be used here, the delete block, which is a minimum deletion unit, is 32K byte and the deletion time is 10ms, and the writing speed is about 0.3μ m/byte. These 20 pieces of flash memory 1 are divided into 2 groups of each 10 pieces and the actions such as reading out, deleting and writing in independently every each group by controller 2.

[0019]

The above controller 2 is a controller circuit for flash memory where the data sent from interface 3 is written to flash memory 1 and data read out from the flash memory 1 is send to the interface 3. Interface 3 is a peripheral equipment interface circuit which connects with the interface on the host side by the standard for the hard disk device. Two pieces of buffer memory 4 and 5 are independently connected to the interface 3.

Volatile or involatile semiconductor memory storage with the capability of high speed action such as DRAM, SRAM or NVRAM etc. having a capacity of 32K byte individually is used for buffer memory 4 and 5. Construction where flash memory is used is applicable as well. In the case that the capacity of the buffer memory 4 and 5 become the value determined by formula 1, the deletion time and writing time of flash memory agree and the effective writing becomes applicable without waiting.

[0020]

[No. 1]

[0021]

In other words, each capacity of the buffer memory 4 and 5 is set up as 32K bytes as shown above, since in flash memory 1 the deletion time is 10ms and the writing time per byte to the delegation range is about $0.3\,\mu\,\mathrm{m}$.

[0022]

The semiconductor disk device has a microprocessor 6 and controls the reading, deletion, and writing action of flash

memory 1 through above controller 2 and also through the interface 3. Also, microprocessor 6 accomplishes even the role of transforming into commands for flash memory from the command for the hard disk device that was input in interface 3, and sends it to controller 2.

[0023]

An explanation is provided hereafter about the writing action of a semiconductor disk device having the above construction. Figure 2 describes a case that writes data A~D of the 32K byte each of 4 blocks that was housed in main memory 7 in flash memory 1.

[0024]

Data A is input from main memory 7, shown in the above Figure 2, and is initially written into the 1st buffer memory 4. Also, block 1a where data A plans to be written in flash memory 1 is deleted at the same time. In this case, the writing speed to buffer memory 4 is $0.3\,\mu$. It takes 10ms for the 32K byte and even the deletion time of flash memory 1 also requires the same 10ms.

[0025]

Data B is input from main memory 7, and as shown in Figure 3, and is written in the 2nd buffer memory 5. Also, block 1b where it is intended that data B should be written in flash memory is deleted at the same time. At the same time, data A of the 1st buffer memory 4 is written in block 1a of flash memory 1 deleted in Figure 2. It becomes possible to implement deletion and forwarding data A simultaneously by controller 2, since in this instance a group that block 1b belongs to is different from a group that block 1a belongs to of flash memory 1. In this case, the writing time to buffer memory 5, the deletion time of block 1b of flash memory 1 and the writing time to block 1a takes 10ms.

[0026]

Data C is input from main memory 7, as shown in Figure 4 and written in the 1st buffer memory 4. The previous data A is overwritten because in this case data A has been written in flash memory 1. Also, block 1c where it is intended that data C in flash memory 1 is to be written is deleted at the same time. And, Data B in the 2nd buffer memory 5 is written in block 1b of flash memory 1 deleted in Figure 3 at the same time. Thus

it becomes possible to implement deletion and forwarding data B simultaneously, since a group that block 1b belongs to is different from a group that block 1a belongs to of flash memory 1 here. In this instance, the writing time to buffer memory 4, the deletion time of block 1c of flash memory 1 and the writing time to block 1b takes 10ms.

[0027]

Similarly, as shown in Figure 5, regarding data C and data D, each data is a written block 1c of flash memory 1 and the 2nd buffer memory 5 and simultaneously, block 1d is deleted, and in the end, as shown in Figure 6, data D of the 2nd buffer memory 5 is the written block 1d of flash memory 1 deleted in Figure 5. Also, even in this case, 10ms is needed individually.

[0028]

As a result of this, 50ms (= $10\text{ms}\times5$) is needed to write 4 blocks of data $A\sim D$ with each 32K byte on main memory 7 to the semiconductor disk device. Yet, since transmitting from the 2nd buffer memory 5 to flash memory 1 shown in the last Figure 6, is made by only the action inside the semiconductor disk device and also it is possible to continue the writing in succession

with transmitting new data at the same time to the 1st buffer memory 4, the writing time of 4 block of data $A\sim D$ seen from the external becomes 40ms (=10ma×4), and the writing speed becomes 0.3µs/byte.

[0029]

With the semiconductor disk device related to this action, it is possible to obtain a higher writing speed than even a hard disk device, because it can simultaneously implement the data transmitting data to buffer memory 4 and 5, deletion of flash memory 1 and transmitting data to this flash memory 1 efficiently with taking the same time.

[0030]

The above example is constructed so that the writing action of writing data input through interface 3 to either buffer memory 4 or 5, the action to read out data out of the other of said buffer memory 4 or 5 and to write the data to either group of block of two groups of flash memories and the action to delete data in the other group of block are implemented simultaneously. It is constructed so that the action to read out data of either of buffer memory 4 or 5 and to write the data to either group

of blocks of two groups of flash memory and the action of deleting data in the other group of block are implemented simultaneously. In this case, one piece of the buffer memory should work.

[0031]

Also, it is possibly constructed so that the part of the flash memory that is controlled by controller 2 is the above buffer memory.

[0032]

The construction block figures shown in Figure 7, 8, 9, and 10 are the buffer memories constructed by a part of the flash memory controlled by controller 2 in the figure. Also, Figure 8 to Figure 14 are the diagrams of a writing action.

[0033]

Also buffer memory 4 and 5 can be composed of a sum of several pieces of memory IC with the small capacity of below the minimum deletion unit, although it can also be composed of the memory IC of the simple substance having a capacity exceeding the

minimum deletion unit. The advantage of this case is to be able to compose the buffer memory at a low price.

[0034]

The deletion action is unnecessary when data is written in a block to have already been deleted. Therefore, if the memory means that remembers whether each block of flash memory is in a deletion state or in a data writing state is arranged in controller 2 or microprocessor 6, and it can be constructed so that the deletion action is not implemented on a block to have already been deleted in accordance with the contents of the memory means.

[0035]

Also, if a part or all of flash memory (In cased the buffer memory is composed of flash memory, the buffer memory is included.) is arranged with one sheet or plural sheets of a memory card form, and a connector is arranged between controller 2 and them, it is constructed so that the memory card constituting said flash memory can be attached and removed any time.

[0036]

Also, the combination of flash memory 1 that composes the group is not the one that fixes it, when the system is composed as a microprocessor 6 and controls the group of the buffer memory and flash memory. For other examples, and it is possible to change optionally. In other words, it is possible to write data A in the 2nd buffer memory 5 from main memory 7 in Figure 2. Also, it is possible to write the data of buffer memory 4, in the optional block other than block 1a, 1b, 1c, 1d of flash memory 1 in Figure 3.

[0037]

And also even construction etc. in which the buffer memory 4 and 5 in Figure 1 is connected to a microprocessor 6 directly (Figure 16), or is included in microprocessor 6 (Figure 15), or buffer memory 4 and 5 is connected to controller 2 directly is applicable.

[0038]

For other examples, taking all or a part of flash memory 1, controller 2, interface 3, buffer memory 4 and 5 and also

microprocessor 6 (or control circuit) that compose the semiconductor disk device integrated and making them on 1 chip is possible as well, and has the advantage of making the device small and highly dense.

[0039]

[Efficacy of Invention]

This enables obtaining a writing speed of equal or higher to a hard disk device, because it is possible to transmit data from buffer memory to flash memory and to delete data simultaneously according to the semiconductor disk device related to the present invention, as it is clear from the explanation.

Revision/correction

[Official bulletin differentiation] Implementation the revision by 2 of prescription of Patent Law Article 17 [Division classification]) the 6th 3rd division classification [Date issued] October 9, 1998

- (11) [Disclosure number] Tokkai H6-124175
- (43) [Disclosure day] May 6, 1994

[Number of Bulletin] Disclosure patent official bulletin 6-1242 [Application number] Tokugan H 5-52815

[The 6th international patent classification version]
G06F 3/08

[FI]

G06F 3/08 H

[procedure revision]

[submission date] February 7, 1997

[Procedure revision 1]

[Revision object document name] Specification

[Revision object item name] 0015

[Revision method] Change

[The revision contents]

[0015] Below, explanation is made on the example related to the present invention.

[Procedure revision 2]

[Revision object document name] Specification [Revision object item name] 0018

[0018]

With flash memory 1 to be used here, the delete block, which is a minimum deletion unit, is a 32K byte and the deletion time is 10ms, and the writing speed is about 0.3μ s/byte. These 20 pieces of flash memory 1 are divided to 2 groups of each 10 pieces and the actions such as reading out, deleting and writing in independently every each group by controller 2.

[Procedure revision 3]

[Revision object document name] Specification

[Revision object item name] 0021

[Revision method] Change

[The revision contents]

[0021]

In other words, each capacity of buffer memory 4 and 5 is set up to 32K byte as shown above, since in flash memory 1 deletion time is 10ms and writing time per byte to the delegation range is about $0.3\,\mu\,\mathrm{s}$.

[Procedure revision 4]

[Revision object document name] Specification

[Revision object item name] 0022

[Revision method] Change

[The revision contents]

[0022]

The semiconductor disk device has a microprocessor 6 and controls the reading, deletion, and writing action of flash memory 1 through the above controller 2 and also interface 3. Also, microprocessor 6 accomplishes even the role of transforming into commands for flash memory from commands for a hard disk device input into interface 3 and sent to controller 2.

The commands above are not restricted to the existing commands fro the hard disk device, other commands such as IEIDA Ver4.1 standard commands are included.

[Revision object document name] Specification
[Revision object item name] 0023
[Revision method] Change

[The revision contents]

[Procedure revision 5]

[0023]

[0028]

An explanation is made about the writing action of a semiconductor disk device having the above construction.

Figure 2 shows the case that writes data A~D of the 32K byte each of 4 blocks housed in main memory 7 in flash memory 1.

[Procedure revision 6]

[Revision object document name] Specification

[Revision object item name] 0028

[Revision method] Change

As a result, 50ms (=10ms \times 5) is required to write 4 blocks of data A \sim D with each 32K byte on main memory 7 to the semiconductor disk device. Yet, since transmitting from the 2nd buffer memory 5 to flash memory 1 shown in the last Figure 6, is made by only the action inside the semiconductor disk device and also it is possible to continue the writing in succession with transmitting new data at the same time to the 1st buffer memory 4, the writing time of 4 block of data A \sim D seen from the external becomes 40ms (=10ms \times 4), and the writing speed becomes 0.3µs/byte.